Adaptive equalizer circuit

Publication number: TW498637B Publication date: 2002-08-11

Inventor: NISHIMURA KOUICHIROU (JP); HIROSE KOUICHI

(JP)

Applicant: HITACHI LTD (JP)

Classification:

- international: G11B20/10; H03H15/00; H03H21/00; H04B3/06;

H04L25/03; G11B20/10; H03H15/00; H03H21/00;

H04B3/06; H04L25/03; (IPC1-7): H04B3/06 - European: H03H21/00B: H04L25/03B145


- European: H03H21/00B; H04L25/03B1A5
Application number: TW20010105854 20010313
Priority number(s): JP20000143398 20000511

Also published as:

US6904086 (B2)
US2001043651 (A1)
JP2001319423 (A)
CN1232047C (C)

Abstract of TW498637B

In an adaptive equalizer circuit, to an input having a fluctuating amplitude, a stable adaptive equalization operation can be realized without changing over a reference value for computing an equalization error. An input signal is held as a sample with a timing signal shifted from a reference clock of the input signal by a phase of 1/2 cycle. An equalization output is computed from an obtained sample data. The difference between only the first output value after a zerocrossing and an arbitrary set reference value is computed and the computed value is set as an equalization error. A coefficient of the adaptive equalization circuit is updated from the equalization error and the sample data. Further, to the displacement of the symmetry of the input signal, the reference value of the adaptive equalizer circuit is changed corresponding to the change of a binarization threshold value of a binarization circuit which constitutes a rear stage of the adaptive equalizer circuit.



Data supplied from the esp@cenet database - Worldwide

A4 C4

498637

(以上各欄由	本局填註)	77003
		發明專利說明書	
_、發明 _、發明 名稱	中文	自適應等化器電路	
一、發明名稱	英文	Adaptive equalizer circuit	
	姓,名	(1) 西村孝一郎 (2) 廣瀬幸一	
	國 籍	(1) 日本 (2) 日本	
二、發明人		(1) 日本國東京都千代田區丸之內一丁目五番一 新丸大樓日立製作所(股)知的所有權本部	號 内
	住、居所	② 日本國東京都千代田區丸之内一丁目五番一 新丸大樓日立製作所(股)知的所有權本部	號 内
	姓名	(1) Pro 表 结形 (A) 高层 UT. (A) +> VE (A) =>	
	姓 名 (名稱)	(1) 日立製作所股份有限公司 株式会社日立製作所	
	國 籍	(1) 日本	
三、申請人	住、居所 (事務所)	(I) 日本國東京都千代田區神田駿河台四丁目六 地	番
	代表人 姓 名		
,.		(1) 庄山悅彦	
			i

承辦人代碼:					_	
大	類	:				
IPO	こ分類	:				

A6 B6

本案已向:

國(地區) 申請專利,申請日期:

案號:

,□有 □無主張優先權

日本

2000 年 5 月 11 日 2000-143398

回有主張優先權

(請先閱讀背面之注意事項再填寫本頁各欄)

訂

有關微生物已寄存於:

,寄存日期:

, 寄存號碼:

訂

)

四、中文發明摘要(發明之名稱: 自 適 應 等 化 器 電 路

英文發明摘要(發明之名稱: ADAPTIVE EQUALIZER CIRCUIT

In an adaptive equalizer circuit, to an input having a fluctuating amplitude, a stable adaptive equalization operation can be realized without changing over a reference value for computing an equalization error. An input signal is held as a sample with a timing signal shifted from a reference clock of the input signal by a phase of 1/2 cycle. equalization output is computed from an obtained sample data. The difference between only the first output value after a zero-crossing and an arbitrary set reference value is computed and the computed value is set as an equalization error. A coefficient of the adaptive equalization circuit is updated from the equalization error and the sample data. Further, to the displacement of the symmetry of the input signal, the reference value of the adaptive equalizer circuit is changed corresponding to the change of a binarization threshold value of a binarization circuit which constitutes a rear stage of the adaptive equalizer circuit.

五、發明說明(1)

本發明之背景:

本發明之領域:

本發明係有關一種光學資訊記錄及再生裝置之波形等化器電路,而該裝置能夠將資訊光學地記錄及再生於記錄媒體。

相關技術之說明:

光碟之記錄及再生系統具有被稱爲"光學轉換函數(OTF)" 之傳輸特性,光學轉移函數係由電射波長及光學拾 波 器 中 之 透 鏡 的 數 値 孔 徑 所 決 定 , 此 OTF具 有 一 種 低 通 濾 波 器 的 特 性 。 因 此 , 當 記 錄 在 光 碟 上 之 資 料 的 記 錄 密 度 被 增 加,以增加光碟記錄容量時,傳輸頻帶變短,而因此,當 鄰 近 標 記 即 將 被 再 生 時 , 介 於 信 號 之 間 的 干 擾 被 產 生 , 在 信號中,個別再生波形互相干擾。作爲使信號間之此干擾 衰減的技術,使用一波形等化器電路,其加強再生訊號的 高頻帶成分。但是,因爲光學傳輸特性根據光碟與拾波器 之間的關係而被改變,所以當等化特性被固定時,由於使 諸 如 光 碟 之 傾 斜 及 再 生 訊 號 等 因 素 變 差 , 信 號 之 間 的 干 擾 被產生。此外,因爲光學傳輸特性的頻帶根據光碟的再生 速 度 而 被 改 變 , 所 以 在 例 如 C A V 等 等 之 可 變 速 度 再 生 方 面 ,接 著 光 碟 的 再 生 速 度 之 後 , 變 得 必 須 改 變 等 化 特 性 。 爲 了 解 決 這 樣 的 問 題 , 使 用 波 形 等 化 技 術 , 其 利 用 自 適 應 等 化器電路。自適應等化器電路對應於輸入訊號系統中之傳

五、發明說明(2)

輸 特 性 的 改 變 來 改 變 等 化 特 性 , 並 將 適 當 的 訊 號 傳 送 至 輸 出 訊 號 系 統 。

圖 2 顯 示 一 自 適 應 等 化 器 電 路 的 習 知 例 , 藉 由 取 樣 讀 取 訊號 200(由 光碟(未顯示出)所讀取)所獲得之取樣値輸入201 經由一取樣保持電路205而被輸入至一系統,此系統包括n 塊 單 位 延 遲 元 件 D1-Dn, 而 此 n塊 單 位 延 遲 元 件 D1-Dn在 縱 向 方向上彼此連接。單位延遲元件D1-Dn具有等於上述取樣值 之取樣周期的時間延遲,並且其中一個單位延遲元件的輸 出 變 成 先 前 取 樣 的 輸 入 。 在 乘 法 電 路 M0-Mn中 , 訊 號 201及 輸出自個別延遲元件之取樣值與由係數控制電路C0-Cn所計 算之係數的乘積被計算,並且諸乘積被輸入至一加法電路 203。 來 自 加 法 電 路 203的 輸 出 被 輸 出 作 爲 自 適 應 等 化 器 電 路 的 輸 出 値 202, 且 同 時 被 輸 入 至 一 減 法 電 路 204。 在 減 法 電 路 204中 , 輸 出 値 Vo與 一 任 意 給 定 參 考 値 之 間 的 差 被 輸 出 作 爲 自 適 應 誤 差 値 , 此 參 考 値 被 決 定 而 使 此 得 自 適 應 等 化 器電路的等化特性變成目標傳輸特性,此決定方法被詳細 說 明 於 後 。 由 減 法 電 路 204所 獲 得 之 誤 差 値 被 輸 入 至 係 數 控 制電路C0-Cn, 各係數控制電路係由一乘法電路及一積分電 路所構成。舉例來說,在係數控制電路C0中,藉由乘法電 路 L0來 計 算 輸 入 取 樣 値 201與 上 述 誤 差 値 的 乘 積 , 並 且 所 得 到之值被積分電路50所平均,且被輸入至乘法電路M0作爲 一係數。

照這樣,藉由依序更新FIR(有限脈衝響應)濾波器的係數,自適應等化器電路將等化特性設定爲目標傳輸特性。

五、發明說明(3)

接著,解釋上述的參考值。在此,作爲到自適應等化器電路的輸入,例如,考慮圖3所示之訊號,在此波形中,當傳輸特性被適當等化時,在由數字301所表示之零交叉點附近的取樣值變成零。因此,具有零交叉點附近之自適應等化器電路的輸出Vo之取樣被提取,而後,上述Vo與參考值之間的差被計算,而同時假設參考值爲零,並且,所計算之值被輸入至係數控制電路作爲等化器誤差,藉此,能夠獲得針對圖3所示之輸入波形的適當等化器係數。此外,作爲設定參考值的另一技術,如圖4所示,臨界值+Vth及一Vth被設定,並且自適應等化器電路之輸出Vo與臨界值之數值大小的比較被執行,而且參考值根據其結果而做改變

舉例來說,關於圖4所示之例,當自適應等化器電路的輸出Vo被設定爲Vo< - Vth時,參考值被設定爲-1,當自適應等化器電路的輸出Vo被設定爲-Vth< Vo< Vth時,參考值被設定爲0,且當自適應等化器電路的輸出Vo被設定爲Vth< Vo時,參考值被設定爲1。

由於這樣的組成,有可能實施相關於自適應等化器電路的所有輸出値之係數的更新,使得零交叉點附近之輸出值的提取變成不需要。

這些參考値的設定及自適應等化器電路之操作的方式被詳細敘述於日本特開平公開321671/1997。

本發明之概述:

五、發明說明(4)

考慮設定自適應等化器電路之參考値作爲習知例的技術被應用於光碟之再生的情況。

在構成可記錄光碟之DVD-RAM中,位址資訊被先行記錄在被稱爲PID(實際識別資料)區的區域中。

因爲PID區不連續地出現於光碟中,與參考時鐘同步,一個被稱爲VFO(可變頻率振盪器)部分的區域出現,且單一頻率之訊號被記錄於其中。如圖5所示,當僅使用與在此VFO部分所再生之波形相關之零交叉點附近的輸出值來執行係數之更新時,關於與資料取樣周期同步之波形在振幅上不同的波形,計算自在零交叉部分501-505所取樣之資料的等化器誤差均變成零。但是,在零交叉點以外的區域中並未實施控制,如圖5所示,存在有無數滿足上述特性之波形,這意指存在有無數的轉變點,使得自適應等化器電路之波形變得不穩定。

此外,在光碟中,藉由利用光碟的光學特性來驅動一追蹤伺服器及一旋轉伺服器。因此,關於一CD,實施調變以使8位元資料被轉換成14位元資料,並且這變成爲3-11 Tw之重複資料,假設1位元被設定作爲參考時鐘周期 1 Tw的話。同樣地,關於一DVD,實施調變以使8位元資料被轉換成16位元資料,並且這變成爲3-14 Tw之重複資料,假設1位元被設定作爲參考時鐘周期 1 Tw的話。由於這些調變,讓避免連續長時間之由0及1所構成的相同位元變成可能,並使得能夠以穩定方式驅動追蹤伺服器及旋轉伺服器。另一方面,使訊號的頻帶變寬,特別是,DVD使用在光學

五、發明說明(5)

傳輸特性之上限附近中訊號頻帶的一部分。

圖 6 顯示在以相同之 fold速度再生 DVD時,具有 0.6之數值孔徑,並且在 650 nm之雷射頻率處的光學傳輸特性,在藉由 DVD之相同 fold速度再生的情況中,具有最高頻率之 3 Tw訊號的重複頻率為 4.36 MHz,並且振幅變成具有最低頻率之 14 Tw訊號(頻率 0.96 MHz)的約 30%,圖 7顯示 DVD再生時的眼形圖案。

在對這樣的波形實施自適應等化器電路之係數更新於由虛線所表示之參考時鐘周期時所取樣的所有取樣值中,當使用14 Tw訊號作爲參考來設定臨界值Vth及參考值時,對3 Tw訊號之等化器誤差變大,並且由於過度的等化,這導致群延遲特性的不規則性,而且使自適應等化器電路之係數收斂性能變差。

對付此現象,可以考慮提供多組的Vth及正的和負的參考値。但是,因爲不可能估計訊號周期,所以變得需要保持由諸如記憶體等等之儲存機構所輸出之自適應等化的値,並設定參考値,而同時測量訊號周期。因此,變得需要一用以管理係數更新之時序的累贅處理及諸如記憶體等等之儲存機構。

爲了解決上述問題,一自適應等化器電路,將給定的等化特性加到經由一傳輸路徑所輸入之訊號,並實施控制,使得藉由根據所獲得之輸出及一給定的參考值執行算術運算所得到的等化誤差被最小化,因此而獲得等化特性,本發明之自適應等化器電路被構成,使得算術運算與一具

經

五、發明說明(6)

有和上述訊號之參考時鐘訊號差1/2時鐘周期的訊號同步被執行,並且藉由根據在自適應等化器電路之輸出的符號從正變到負或從負變到正之後的第一個輸出值及上述之給定的參考值,計算等化誤差以改變等化特性。

此外,在上面所述之改變等化特性的構成中,根據在上述自適應等化器電路之輸出符號從正變到負之後的第一個輸出值及第一參考值來改變等化特性,並且,根據在上述自適應等化器電路之輸出符號從負變到正之後的第一個輸出值及第二參考值來改變等化特性。

此外,除了自適應等化器電路之等化特性的上述改變操作以外,自適應等化器電路被構成,使得根據立即在自適應等化器電路之輸出符號從正變到負之前的輸出值及第二參考值來改變等化特性,並且,根據立即在自適應等化器電路之輸出符號從負變到正之前的輸出值及第一參考值來改變等化特性。

此外,在上面所述之改變等化特性的構成中,根據在上述自適應等化器電路之輸出符號從正變到負或從負變到正之後的第一個輸出值及第一參考值來改變等化特性,並且,根據立即在上述自適應等化器電路之輸出符號從正變到負或從負變到正之後的第一個輸出值及第二參考值來改變等化特性。

此外,上述第二參考值被設定爲一將上述第一參考值之符號倒轉的值。

此外,上述自適應等化器電路被構成,使得自適應等

五、發明說明(7)

化器電路被操作,以便以一具有和與一輸入訊號同步之參考時鐘訊號差1/2時鐘周期之相位差的訊號來取樣該輸入訊號,並且,根據自適應等化器電路之輸出值來改變等化特性。

此外,上述自適應等化器電路被操作,以便以一具有和與一輸入訊號同步之參考時鐘訊號差1/2時鐘周期之相位差的訊號來取樣該輸入訊號,並藉由內插法來計算自適應等化器電路的輸出值,其與具有一和參考時鐘訊號差1/2時鐘周期之相位差的訊號同步,且使用所計算之值來改變等化特性。

此外,自適應等化器電路被構成,使得上述參考值對應於在二進位化(binarizing)自適應等化器電路之輸出時的臨界值之改變而被改變。

附圖之簡略說明:

圖1係顯示本發明之第一實施例之自適應等化器電路的電路方塊圖。

圖 2係 習 知 自 適 應 等 化 器 電 路 的 電 路 方 塊 圖。

圖 3係顯示獲自一傳輸系統之波形實例的圖形。

圖 4係 習 知 調 整 器 之 頻 率 特 性 自 適 應 等 化 器 電 路 之 輸 入 波 形 實 例 的 圖 形 。

圖 5係 顯 示 具 有 不 同 振 幅 之 單 位 周 期 的 波 形 圖。

圖 6係顯示 DVD光碟之光學傳輸特性實例的圖形。

圖 7係顯示 DVD光碟之再生眼形圖案的示意圖。

五、發明說明(8)

圖 8係顯示本發明之第一實施例中之自適應等化輸出之資料序列的圖形。

圖 9係顯示本發明之第二實施例之自適應等化器電路的電路方塊圖。

圖 10係顯示第二實施例中之自適應等化輸出之資料序列的圖形。

圖 11係顯示本發明之第三實施例之自適應等化器電路的電路方塊圖。

圖 12係顯示本發明之第四實施例之自適應等化器電路的電路方塊圖。

圖 13係顯示本發明之第五實施例之自適應等化器電路的電路方塊圖。

圖 1 4 係 顯 示 在 自 適 應 等 化 輸 出 之 眼 形 圖 案 中 具 有 最 大 振 幅 及 最 小 振 幅 的 圖 形 。

元件對照表

108

101	相位鎖定迴路電路
102	1/2時鐘周期延遲電路
103	零交叉符號判斷電路
104s	控 制 訊 號
105	轉向開關
106	轉向開關
107s	控 制 訊 號

轉向開關

五

、發明說明(9)
200	訊 號
201	取樣値輸入
202	輸 出 値
203	加法電路
204	減法電路
205	取樣保持電路
301	取 樣 値
1001-1004	資料
901, 904	資料
130	二進位化電路
1302s	訊號
1303	加法電路
1401	3T-時 鐘 訊 號
1402	14T-時 鐘 訊 號
D0-Dn	單位時鐘期延遲電路
D n + 1	單位時鐘周期延遲電路
1302	二進位化電路
DCZ	單位時鐘周期延遲電路
Mo-Mn	乘法電路
L0-Ln	乘法電路
S 0 - S n	積分電路
DCLK	時序訊號
C0s-Cns	係 數 値
CEO-Cen	係數控制電路。

五、發明說明(10)

較佳實施例之詳細說明:

在配合附圖來詳細說明本發明之自適應等化器電路的 構成及操作方式之前, 先解釋這些圖形中所使用的符號。

請先閱讀背面

之注意事項再填寫本頁

在 這 些 圖 形 中 , 數 字 101表 示 一 PLL電 路 , 數 字 102表 示 - 1/2時 鐘 周 期 延 遲 電 路 , 數 字 103表 示 一 零 交 叉 符 號 判 斷 電 路, 數字105表示一轉向開關, 數字106表示一轉向開關, 數 字 1 0 8 表 示 一 轉 向 開 關 , D 0 - D n 表 示 單 位 時 鐘 周 期 延 遲 電 表 示 單 位 時 鐘 周 期 延 遲 電 路 , DCZ表 示 單 位 時 鐘 周期延遲電路, M0-Mn表示乘法電路, L0-Ln表示乘法電路 , SO-Sn表 示 積 分 電 路 , 數 字 203表 示 一 加 法 電 路 , 數 字 1302 表 示 一 加 法 電 路 , 數 字 204表 示 一 減 法 電 路 , 數 字 205表 示 一取 樣 保 持 電 路 , 及 數 字 1302表 示 一 二 進 位 化 (binarization) 電路。

圖 1 顯 示 本 發 明 之 第 一 實 施 例 之 自 適 應 等 化 器 電 路 的 電 路方塊圖,在此圖形中,具有和圖2之功能相同的功能之方 塊 被 賦 予 相 同 的 符 號 。 在 圖 1 所 示 之 電 路 的 操 作 中 , 與 例 舉 習知例之圖2的電路不同的部分之操作被解釋於下文中,一 再生自光碟(圖中未顯示出)且去除其DC分量的訊號200被輸 入至取樣保持電路205,如同在習知例的情況中一樣,根據 操作時序訊號 DCLK來操作乘法電路及積分電路。

操作時序訊號 DCLK係產生自 PLL電路 101, 而 PLL電路 101與一輸入訊號的零交叉點及一D/2延遲元件102同步, D/2 延 遲 元 件 102具 有 藉 由 PLL電 路 101所 獲 得 之 時 鐘 訊 號 的 1/2周 期之延遲量。一輸出自取樣保持電路205之取樣値被輸入至

五、發明說明(11)

一FIR濾波器,而FIR濾波器係由具有一個時鐘周期之延遲量的延遲元件D1-Dn及乘法電路M0-Mn所構成。在此,假設用以執行乘法、積分加法和減法的個別電路不具有電路延遲。

在 FIR 濾 波 器 處 之 係 數 更 新 操 作 被 解 釋 於 下 文 中 。 圖 1 之 開 關 105起 初 被 設 定 於 黑 點 側 , 且 0(零)被 輸 入 作 爲 對 係 數 控制電路之乘法電路L0-Ln的等化誤差, 在此情况中, 乘法 電路L0-Ln的輸出變成0,且積分電路S0-Sn的輸出値不改變 ,因 此 、 係 數 值 COs-Cns不 改 變 。 圖 8 顯 示 來 自 上 述 FIR 濾 波 器之輸出上資料的實例,圖8中虛線顯示參考時鐘周期,在 此實施例的波形等化器電路中,藉由以上述操作時序訊號 DCLK來實施取樣以計算輸出。因此, 在由圖 8之白點所表 示之位置(被獲得有相關於參考時鐘1/2周期之延遲)的資料 序列係輸出自FIR濾波器,此資料序列被輸入至零交叉符號 判斷電路103,零交叉符號判斷電路103偵測到在符號從負 變 到 正 之 後 的 第 一 個 資 料 , 並 將 這 些 資 料 假 設 爲 係 數 更 新 取樣。在圖8中,資料801及資料802變成係數更新取樣。當 係數更新取樣被偵測到時,轉向開關105被轉向至白點側, 以 回 應 控 制 訊 號 104s, 並 且 根 據 係 數 更 新 取 樣 所 計 算 之 等 化 誤 差 及 參 考 值 Vref被 輸 入 至 係 數 控 制 電 路 的 乘 法 電 路 L0-In。 因此, 積分 電 路 SO-Sn的 輸 出 改 變 , 且 係 數 COs-Cns被 更 新 · 當 係 數 更 新 取 樣 未 被 偵 測 到 時 · 轉 向 開 關 105被 連 接 至 黑點側, 以便停止係數 C0s-Cns的更新。

在這樣的構成中,如圖8所示,甚至當訊號振幅對應於

五、發明說明(12)

訊號周期而被改變時,因爲在零交叉之後,在1/2時鐘周期處的振幅上實際沒有差別,所以被提供來計算等化誤差之參考值 Vref能夠被固定於一固定值,使得甚至能夠對具有振幅擾動之輸入訊號實施穩定的自適應等化。此外,因爲根據訊號的零交叉資料,沒有係數更新,所以能夠對圖 4所示之單位頻率訊號實施穩定的自適應等化。

圖 9 顯 示 本 發 明 之 第 二 實 施 例 之 自 適 應 等 化 器 電 路 的 電路 方 塊 圖 , 在 此 圖 形 中 , 具 有 和 圖 1 之 功 能 相 同 的 功 能 之 方 塊 被 賦 予 相 同 的 符 號 , 並 且 省 略 他 們 的 解 釋 。

此實施例之自適應等化器電路的係數更新操作使用圖 10而被解釋於下文中。圖10顯示獲得於圖9所示之自適應等 化器 電路的輸出 202處之資料序列,在輸出 202處,如同在 實施例1的情況中一樣,獲得有相關於參考時鐘1/2周期延遲 之圖 10中的白點資料序列能夠被得到。如同在實施例1的情 况中一樣,所得到之資料序列被輸入至零交叉符號判斷電 略 103 , 在 零 交 叉 符 號 判 斷 電 路 103 中 , 在 資 料 序 列 中 之 零 交叉後的第一個資料被提取作爲係數更新取樣。在圖10中 , 資 料 1001-1004變 成 係 數 更 新 取 樣 , 所 提 取 之 資 料 分 別 受 到符號判斷。在符號判斷中,根據控制訊號107s來控制轉 向 關 關 106, 使 得 當 所 提 取 之 資 料 的 符 號 爲 正 時 , 正 的 第 一 參考値(Vref1>0)被選擇,並且當所提取之資料的符號爲負 時, 負的第二參考値(Vref2<0)被選擇。在圖9的情況中, 在資料 1001、1003處選擇第二參考值 Vref2, 且在資料 1002, 1004處選擇第一參考値Vrefl。

五、發明說明(13)

由於這樣的構成,而同時確保由實施例1所獲得的類似有利效果,此實施例也能夠藉由使用在零交叉後所有的第一個資料當作係數更新資料來提高係數收斂性能。

圖 11 顯示本發明之第三實施例之自適應等化器電路的電路方塊圖,在此圖形中,具有和圖 1 及圖 9 之功能相同的功能之方塊被賦予相同的符號,並且省略他們的解釋。

此實施例之自適應等化器電路的係數更新操作被解釋於下文中。以和實施例1及實施例2相同的方式,在輸出202處所獲得之資料序列被輸入至零交叉符號判斷電路103,在零交叉符號判斷電路103中,以和實施例2相同的方式實施係數更新取樣的提取及符號判斷。由於符號判斷的結果,根據控制訊號107s來控制轉向開關108,當符號判斷的結果,為正時,轉向開關108選擇一白點,亦即 1,而當符號判斷的結果爲負時,轉向開關108選擇一黑點,亦即 一1。由於這樣的構成,但沒有提供多個參考值,能夠獲得類似於實施例2的有利效果。

圖12顯示本發明之第四實施例之自適應等化器電路的電路方塊圖,在此圖形中,具有和圖9之功能相同的功能之方塊被賦予相同的符號,並且省略他們的解釋,圖形中之D(n+1)表示一單位延遲元件,其具有和單位延遲元件D0-Dn之功能類似的功能。

此實施例之自適應等化器電路的係數更新操作被解釋 於下文中。以和實施例2相同的方式,來自FIR濾波器的輸 出資料202被輸入至零交叉符號判斷電路103,而輸出資料

經濟部智慧財產局員工消費合作社印製

五、發明說明(14)

202係根據以時序訊號 DCLK所取樣之資料所計算出來的。 舉例來說,以和實施例2相同的方式,解釋在圖10中之資料 901被提取作爲在零交叉後之係數更新資料時的操作。當資 料 901被 提 取 時 , 轉 向 開 關 105被 選 擇 爲 白 點 側 , 且 係 數 更 新被實施。在此,雖然資料901的符號被判斷作負時,經由 一單位延遲電路DCZ而領先資料901一個時鐘周期的資料904 被輸入至減法電路204,而減法電路204計算等化誤差。因 爲資料904的符號和資料901的符號相反,作爲參考值,具 有和資料901之符號相反的符號之正的第一參考值(Vref1)被 選擇,因此所計算出之等化誤差被輸入至係數控制電路CE0 -CEn。在此, 在個別的係數控制電路CE0-CEn中, 必需根據 被用來計算資料904及上述等化誤差之輸入取樣資料來更新 係數。因此,使輸入資料延遲1時鐘周期之資料DDO被用來 計算係數CSO,資料DDO等於在計算資料904時所使用之輸 入資料。爲了計算係數CS1,使輸入資料延遲2時鐘周期之 資料 DD1被使用,此資料 DD1等於使在計算資料 904時之輸 入資料延遲1時鐘周期的資料。以相同的方式,爲了計算係 數 CSn, 使輸入資料延遲(n+1)時鐘周期之資料 DD(n+1)被 使用, 因此, 能夠根據係數 CSn在計算資料 904時 之 n時 鐘 周 期延遲及先前所述的等化誤差來計算係數CSn,使得能夠根 據資料904來實施適當的係數更新計算。而後,在一個時鐘 周期之後,資料901被輸入至減法電路204,與此輸入同步 , 根據控制訊號 107s, 轉向開關 106被轉向至具有和資料 901 相同符號之負的第二參考值(Vref2)側。在此,在將轉向開

五、發明說明(15)

關105固定於白點側的同時,根據資料901來實施係數更新,根據資料901及第二參考值所計算之等化誤差被輸入至係數控制電路CE0-CEn。在此,被輸入至個別的係數控制電路CE0-CEn中之輸入取樣資料DD0-DDn被轉換成相較於在計算資料904時之資料延遲一個時鐘周期的資料,並且這些資料等於被用來計算資料901的資料。因此,使用資料901之適當的係數更新能夠被實施。

由於這樣的構成,雖然相較於實施例2及實施例3,一單位延遲元件即將被添加,但是此實施例能夠使用在零交叉之前或之後的資料來實施係數更新。因此,相較於僅使用在零交叉之後的資料來實施係數更新之實施例1-3,此實施例能夠進一步提高係數轉變性能,而同時獲得類似於實施例1-3的有利效果。

雖然此實施例敘述使用第二參考值之自適應等化器電路,但是可以使用如實施例3所述之控制參考值符號的構成

圖13顯示本發明之第五實施例之自適應等化器電路的電路方塊圖,在此圖形中,具有和圖11之功能相同的功能之方塊被賦予相同的符號,並且省略他們的解釋。在此圖形中,數字130表示一二進位化(binarizes)在輸出201處所獲得之資料序列的二進位化電路,在此電路中,一在二進位化時所使用之臨界值Vs1th被輸入至加法電路1303當作訊號1302s,在選擇之後,臨界值Vs1th被加到第一參考值Vref1及第二參考值Vref2。由於這樣的構成,使得圖10之第一參

五、發明說明(16)

考值Vref1及第二參考值Vref2跟著自適應等化器電路之輸入訊號之對稱的位移之後變成可能,而因此,能夠確保穩定的等化特性。

雖然此實施例敘述使用第二參考值之自適應等化器電路,但是可以使用如實施例3所述之控制參考值符號的構成

圖14顯示具有最大振幅及最小振幅之眼形圖案的圖形,而在最大振幅及最小振幅係提取自等化器電路輸出訊號的眼形圖案,舉例來說,假設圖形描述一DVD-ROM光碟之再生訊號,數字1401表示一3T-周期訊號,且數字1402表示一14T-周期訊號。當對此具有在零交叉後T1之時序的波形實施等化器電路之係數更新時,此時序之振幅在波形1401處變成a2。根據個別振幅與參考值Vref之間的差值來實施係數更新,假設參考值Vref被適當地設定,振幅比值b=(a2-a1)/a2愈大,在實施等化器電路之係數更新時,個別振幅與參考值Vref之間的差值變得愈大,而振幅b愈小,差值變得愈小。根據等化誤差的可容許值來決定振幅比值b的可容許值,而等化誤差的可容許值來決定振幅比值b的可容許值,而等化誤差的可容許值根據用以實施等化器電路之係數更新之一迴路的增益、等化波形的跳動等等來予以計算。

因此,雖然在實施例1中,係數更新的時序T1被設定為1/2時鐘周期,但是在上述振幅比值b的可容許範圍之內,時序T1可以被任意地選擇。此外,雖然圖14顯示僅在零交叉後之時序時實施係數更新的例子,但是如同在實施例2-5的

五、發明說明(17)

情況中,甚至在零交叉的時序之前或之後實施係數更新的 技術中,振幅比值b能夠被類似地界定,並且用以實施係數 更新之時序可以被任意地選擇於此振幅比值b的可容許範圍 內。在此,藉由在零交叉之前或之後相等時間間隔的時序 時實施係數更新,能夠獲得類似於實施例3之效果的有利效 果。

此外,根據本發明之等化特性的更新機構被非限定在上述的實施例。此外,雖然在上述實施例中敘述了數位電路操作,其中根據時序訊號DCLK來操作個別的電路元件,但是,等化器電路可以是由類比電路所構成的,並且在上述實施例中所使用之根據時序訊號DCLK來操作的取樣保持電路可以被設置於用以計算等化誤差之減法電路及係數控制電路的輸入。

六、申請專利範圍

1.一種自適應等化器電路,將給定的等化特性加到經由一傳輸路徑所輸入之訊號,並實施控制,使得藉由根據所獲得之輸出及一給定之參考值來執行算術運算所得到的等化誤差被最小化,因此而獲得等化特性,

改進之特徵在於自適應等化器電路具有改變等化特性之構成,其中該自適應等化器電路之算術運算與一具有和該訊號之參考時鐘訊號差1/2時鐘周期的訊號同步被執行,並且藉由根據在自適應等化器電路之輸出的符號從正變到負或從負變到正之後的第一個輸出值及該給定的參考值來計算等化誤差,以改變等化特性。


- 2.如申請專利範圍第1項之自適應等化器電路,其中改變等化特性之構成爲一構成,在該構成中,根據在自適應等化器電路之輸出符號從正變到負之後的第一個輸出值及第一參考值來改變自適應等化器電路的等化特性,並且,根據在自適應等化器電路之輸出符號從負變到正之後的第一個輸出值及第二參考值來改變自適應等化器電路的等化特性。
- 3.如申請專利範圍第2項之自適應等化器電路,其中除了自適應等化器電路之等化特性的改變操作以外,自適應等化器電路被構成,使得根據立即在自適應等化器電路之輸出符號從正變到負之前的輸出值及第二參考值來改變自適應等化器電路之輸出符號從負變到正之前的輸出值及第一參考值來改變自適應等化器電路的等化特性。


六、申請專利範圍

- 4.如申請專利範圍第1項之自適應等化器電路,其中改變等化特性之該構成爲一構成,在該構成中,根據在自適應等化器電路之輸出符號從正變到負或從負變到正之後的第一個輸出值及第一參考值來改變自適應等化器電路之輸出符號從正變到負或從負變到正之後的第一個輸出值及第二參考值來改變自適應等化器電路的等化特性。
- 5.如申請專利範圍第2項之自適應等化器電路,其中第二參考值被設定爲一將第一參考值之符號倒轉的值。
- 6.如申請專利範圍第1項之自適應等化器電路,其中自 適應等化器電路被操作,以便以一具有和與一輸入訊號同 步之參考時鐘訊號差1/2時鐘周期之相位差的訊號來取樣該 輸入訊號,並且,根據自適應等化器電路之輸出來改變等 化特性。
- 7.如申請專利範圍第1項之自適應等化器電路,其中自 適應等化器電路被操作,以便以一與一輸入訊號同步之參 考時鐘訊號來取樣該輸入訊號,並藉由內插法來計算自適 應等化器電路的輸出值,其與具有一和參考時鐘訊號差1/2 時鐘周期之相位差的訊號同步,且使用所計算之值來改變 自適應等化器電路的等化特性。
- 8.如申請專利範圍第1項之自適應等化器電路,其中參 考值對應於在二進位化自適應等化器電路之輸出時的臨界 值之改變而被改變。
 - 9.如申請專利範圍第1項之自適應等化器電路,其中

六、申請專利範圍


被輸入至自適應等化器電路之訊號爲被光學地讀取自一記錄媒體的訊號。






第2圖


第3圖




第4圖




第5圖




第6圖




第7圖





第8圖






第 10 圖







第 14 圖

